반도체 칩 안의 수십억 개의 소자들은 '클록'(Clock)이라는 주기적 전기 신호에 맞춰 작동하는데, 고품질 클록 신호를 만들 수 있는 초소형·저전력 반도체 회로 기술을 국내 연구진이 개발했다.

울산과학기술원(UNIST)은 전기전자공학과 윤희인 교수팀이 잡음을 획기적으로 줄인 ILCM(Injection-Locked Clock Multiplier) 기반 클록 신호 생성 반도체 회로를 개발했다고 11일 밝혔다.

반도체 칩은 클록에 맞춰 데이터를 처리한다. 특히 5G·6G 고속 통신 칩이나 인공지능(AI) 칩 등 방대한 데이터를 빠르게 처리해야 하는 환경일수록 클록 신호의 품질은 시스템 성능과 직결된다.

연구팀이 개발한 ILCM 방식은 '참조 스퍼'(Reference spur)라는 잡음을 최소화할 수 있다.

고속 통신 칩이나 AI 칩에서는 클록 신호 주기를 더 단축하고, 정확성을 유지하고자 깨끗한 참조 신호를 강제로 주입해 오차를 보정하는 방식을 쓰는데, 이 과정에서 신호가 주입될 때마다 참조 스퍼라는 잡음이 남게 된다.

기존 ILCM 방식은 일종의 클록 신호 주기 오차인 '지터'(Jitter)라는 잡음은 최소화할 수 있었지만 참조 스퍼라는 또 다른 잡음이 발생했는데, 연구팀은 이를 해결한 것이다.

연구팀 관계자는 "참조 스퍼를 최소화하면서도 전력 소모는 크지 않아 6G, AI, 고속 인터커넥트용 클록 소스로 폭넓게 활용할 수 있을 것"이라고 말했다.

이런 연구 결과는 반도체 회로 설계 분야 학술지 '저널 오브 솔리드 스테이트 서킷'(Journal of Solid-State Circuits)에 지난 6일 실렸다.